第五届RISC-V中国峰会于2025年7月16至19日在上海张江科学会堂隆重举办，本届峰会设置1场主论坛、9场垂直领域分论坛、5场研习会、11项同期活动，以及4,500平方米未来科技展览区，汇聚数百家企业、研究机构及开源技术社区参会。

在7月18日的EDA分论坛上，西门子EDA客户技术经理李一凡，芯来科技建模工程师徐子泰，晶心科技软件工程师颜敬哲，思尔芯软件工程师杨德豪，新思科技应用工程师范宇杰，Breker Verification System创始人,CTO ,Adnan Hamid，中国科学院计算所副研究员解壁伟，等诸多业界杰出的工程师，分别从RISC-V系统设计的高效调试，加速RISC-V系统设计仿真优化、验证等环节，探索了开源EDA与RISC-V芯片设计的创新探索。

李一凡：Tessent UltraSight-V，面向RISC-V系统的高效调试

随着RISC-V架构的普及，基于RISC-V的系统越来越复杂，传统的调试方法面临着效率低下和成本高昂的问题，尤其是在涉及复杂芯片设计如2.5D/3D芯片、芯片集成以及难以检测的“海森BUG”和数据损坏问题。为了解决这些挑战，西门子EDA客户技术经理李一凡介绍，公司推出了Tessent UltraSight-V，一款专为RISC-V系统设计的高效调试与追踪解决方案。

Tessent UltraSight-V提供了全面的端到端调试与追踪功能。它通过硬件IP模块，如处理器分析模块和增强型追踪编码器，提供高效的调试和追踪支持，能够应对RISC-V系统中的复杂性。其支持多种通信接口（如USB、JTAG、AXI），并且可与主流开发环境（如GDB、VS Code）兼容，极大提高了调试效率。

该解决方案具有以下核心特点：

高效调试功能：支持快速内存访问，最小化调试开销，并能通过DMA技术大幅提升调试速度。

先进的追踪能力：提供周期精确的指令追踪，并支持多种追踪模式（如跳转模式、分支预测、隐式返回模式）。

可扩展性：适用于从单一核到整个系统的调试，支持多芯片设计，并为每个芯片提供嵌入式分析和功能监控。

验证和集成：与UVM验证环境集成，确保硬件IP模块和SoC组件正确连接，支持高效的测试和验证过程。

通过这一解决方案，西门子EDA帮助企业简化了RISC-V系统的调试流程，降低了开发成本，缩短了市场推广时间，确保设计的可扩展性和未来适应性。

芯来科技推出“Near Cycle Model”加速RISC-V仿真优化

2025年7月，芯来科技在其最新的技术报告中介绍了“Near Cycle Model”，一种基于SystemC的高效CPU建模技术，旨在优化RISC-V处理器的仿真精度和性能。芯来科技建模工程师徐子泰在论坛中介绍，作为国内领先的RISC-V子系统IP与SOC解决方案提供商，芯来科技自2018年成立以来，已在中国市场占据领先地位。

此次报告中，徐子泰分享了近似周期建模（Near Cycle Model）的背景、构建方法及其在性能分析中的应用。传统的RISC-V仿真工具如QEMU、Spke和Gem5虽然各有优势，但存在精度不足和自定义指令支持差的问题。为了解决这些痛点，芯来科技提出了基于指令集的Timing Model，将Cycle信息集成到仿真中，显著提高了仿真精度，使得软件性能评估更为精准。

报告还详细介绍了如何通过Profiling技术对热点函数进行性能分析，并利用自定义指令加速程序优化。例如，通过将AES加解密程序中的热点函数进行优化后，CPU占用率大幅降低，从而提升了整体性能。此外，芯来科技的模型还支持与第三方虚拟平台（VP）的无缝集成，用户能够根据需求快速定制和部署仿真配置。

此次技术的推出，将为RISC-V处理器开发者提供更高精度的仿真工具，进一步推动了RISC-V架构在全球范围内的应用推广。

提速RISC-V指令开发，晶心科技推出ACE框架与AndesCycle仿真器

晶心科技软件工程师颜敬哲分享了如何利用ACE软件框架和AndesCycle仿真器加速RISC-V自定义指令的开发。

颜敬哲首先介绍了ACE框架的概念，ACE框架旨在帮助开发者快速设计和实现适用于RISC-V架构的定制化指令。通过ACE框架，开发者只需提供两个设计文件即可生成相应的硬件RTL代码。这些定制指令能够直接集成到编译器中，简化了开发过程，提升了开发效率。

通过使用COPILOT代码生成器，开发者不仅可以自动化生成软件部分的代码，还能生成硬件部分的Verilog代码，实现指令的硬件支持。ACE框架的这一设计极大地简化了硬件与软件的集成过程。

此外，颜敬哲还展示了AndesCycle仿真器的功能，强调了其在性能分析方面的重要作用。AndesCycle能够提供详细的指令周期分析，帮助开发者识别和优化性能瓶颈。仿真器不仅可以绘制出指令执行的流水线图，还能够细致地展示热点函数的性能数据，为开发者提供实时反馈。

在实际应用案例中，颜敬哲提到了ByteDance在视频编解码中的扩展指令集，以及在深度学习中的sigmoid函数加速。这些应用表明，通过ACE框架与AndesCycle仿真器，开发者能够在无需编写Verilog代码的情况下，评估和优化指令性能，显著提升处理速度。例如，在视频编码解码任务中，使用定制的指令集可以提高4.5%的处理速度；在深度学习任务中，针对sigmoid函数的定制指令则带来了39%的加速效果。

颜敬哲总结道，ACE框架与AndesCycle仿真器的结合，不仅提供了一种高效、简洁的开发流程，还能在设计早期阶段就进行详细的性能评估，帮助开发者快速验证并优化自定义RISC-V指令的执行效率。他还表示，未来他们将继续扩展这一方案，支持更复杂的指令建模和性能优化。

通过此次分享，颜敬哲展示了晶心科技在RISC-V指令开发领域的创新成果，以及其在推动定制化指令开发中的技术优势。